[디투피플] "데이터 공유, AI·HPC 핵심될 것…CXL 3.1로 효율 극대화"

[고성현 기자]

정명수 파네시아 대표 [사진: 파네시아]

[디지털투데이 고성현 기자] 반도체 차세대 인터페이스인 컴퓨트익스프레스링크(CXL) 설계자산(IP)을 개발하는 파네시아가 'CXL 3.1'을 시장에 공개한다. 생성형 인공지능(AI), 슈퍼컴퓨팅·고성능컴퓨팅(HPC) 성능을 크게 높일 수 있는 발판을 마련한 것이다. 이를 시작으로 메타나 HP를 비롯한 대형 데이터센터 고객사로의 공급 판도를 넓혀가겠다는 포부다.

최근 대전 한국과학기술원(KAIST) 본사에서 만난 정명수 파네시아 대표는 "파네시아는 CXL 프로세서, 스위치, 메모리, 가속기의 모든 하드웨어·소프트웨어 엔진 등을 개발하는 종단간(End-t- End) IP 개발 기업"이라며 "CXL 활용 환경을 조성하고 시장을 선도할 수 있을 것"이라고 말했다.

파네시아는 지난해 8월 정명수 대표가 카이스트 출신 석박사들과 함께 설립한 교원창업 기업이다. 하드웨어·소프트웨어 등 CXL을 구성하는 모든 요소의 IP를 개발하고 있다. 지난해 CXL 2.0 종단간 솔루션을 세계 최초로 공개한 데 이어, 올해 CXL 3.0·3.1까지 개발하며 차세대 반도체 인터페이스 저변 확대를 주도하고 있다.

CXL은 CPU와 함께 사용하는 시스템 장치를 연결하는 차세대 인터페이스다. 저지연성과 속도 저하, 확장성 등이 한계로 지적 받던 기존 데이터 처리 방식을 대체하기 위해 고안됐다.

구체적으로는 D램 메모리, 가속기, 프로세서 등을 각각 묶어 CXL 스위치에 연결하고 이를 CPU와 연결하는 구조를 띤다. 이때 종단간 시스템과 스위치에 탑재된 CXL 인터페이스가 계산 처리 장치 내 존재하는 고속 기억 메모리(Cache)들의 일관성(Coherence)을 맞춰주는 역할을 한다. CPU와 메모리·AI가속기·GPU 등의 캐시가 맞춰지면 기존의 별도 데이터 이동·복사 과정 없이 빠르게 통신할 수 있게 된다.

시험지를 채점하는 과정과 비교하면 이해하기가 쉽다. 기존에는 시험자(프로세서)가 문제를 풀고 써낸 시험지(데이터)를 교실 교탁(캐시 공간)에 제출하면 감독관(프로세서, 가속기 등 시스템장치)이 이를 회수해 교무실에서 채점한 후, 다시 교실로 돌아와 교탁 위에 올려두고 각 시험자에게 돌려주는 구조였다. 이렇게 되면 문제 풀이-채점까지 걸리는 시간과 공간 이동이 길어진다.

반면 CXL은 시험자와 감독관이 같은 장소에서 시험지를 본다. 이렇게 되면 시험자가 문제를 풀고 곧바로 감독관이 채점할 수 있다. 시험지라는 데이터를 각 장치가 직접, 빠른 속도로 확인할 수 있는 것이다.

또 CXL 확장성을 이용하면 서버 기준 CPU 당 꽂을 수 있는 D램 모듈도 확대 가능하다. 기존 D램의 노드당 실질적 한계였던 2테라바이트(TB) 정도 용량을 이론상 수 페타바이트(PB)까지 늘릴 수 있다. 계산 장치가 기존 대비 천 배 이상의 메모리 용량을 확보해 하이퍼스케일의 인공지능(AI) 데이터, 빅데이터를 처리할 수 있게 되는 것이다.

파네시아 CXL 3.0 올인원 프레임워크 [사진: 파네시아]

정명수 대표는 "CXL의 핵심은 프로세서 간 캐시 일관성이다. 카피, 이동 등으로 이뤄졌던 데이터 통신 과정을 없애고 동일한 데이터를 같이 보게 하겠다는 것"이라며 "불필요한 통신·네트워크 부품이 없어져 원가를 절감할 수 있고, 성능까지 크게 높일 수 있는 기술"이라고 설명했다.

그러면서 "호스트 CPU가 외부에 존재하는 독립 메모리 장치들에 연결될 수 있다는 장점도 있다. 용량 제한이 있던 D램을 이론상 무한정으로 구성할 수 있도록 하는 메모리 풀링(Pooling)이 가능한 것"이라며 "이같은 CXL 종단간 하드웨어 엔진들을 전부 공급하는 업체는 없어 CXL로 실제 운영체제 등 소프트웨어를 작동시킨 사례도 없다. 파네시아만이 유일하게 기존에 있는 소프트웨어들이 바로 구동이 가능한 CXL IP와 솔루션을 갖추고 있다"고 강조했다.

파네시아가 남들보다 빠르게 CXL 솔루션을 내놓을 수 있던 배경에는 오랜 연구 기간이 주효했다. 정 대표는 2015년부터 연구팀과 함께 캐시 일관성, 데이터 공유(Sharing)을 연구해왔다. 그러다 2019년 CXL 1.1 표준이 발표되면서 빛을 발하기 시작했다. 특히 2020년 CXL 2.0 표준 발표 이후 1년 7개월만인 지난해 6월, 유즈닉스연례회의(USENIX ATC)에서 CXL 2.0 솔루션을 최초로 공개하며 업계의 주목을 한 몸에 받게 됐다.

가장 최신 표준인 CXL 3.1에 대한 IP 동작 검증도 마무리 단계다. 회사는 이달 글로벌 반도체 위탁생산(파운드리) 업체의 멀티프로젝트웨이퍼(MPW) 공정을 통해 최종 실리콘 검증(Silicon Proving)을 진행하고 있다. 실제 칩 환경에서 정상적으로 작동하는지를 확인하기 위해서다. 테이프아웃(Tape-out)할 CXL 3.1이 최신공정 실리콘에서 정상 작동되는 것을 확인된다면, 다양한 글로벌 설계전문(팹리스) 업체와 컨트롤러 회사, 대형 칩메이커 등의 제품에 파네시아가 특허 형태로 보유한 CXL 기술을 활성화할 수 있게 된다.

CXL 2.0과 3.1의 가장 큰 차이점이 데이터 공유에 있다. 정 대표는 "2.0에서는 각 시스템 장치가 실시간으로 캐시 내 데이터를 인식할 수는 있지만, 같은 데이터를 동시에 연산하려면 네트워크 기반 공유 인터페이스를 활용하는 탓에 상당한 시간이 필요했다"며 "CXL 3.1부터는 서로 캐시 일관성을 맞춰 공유하는 메모리를 통해 작업하기에 속도를 크게 개선할 수 있다"고 전했다.

CXL 3.1의 장점은 파네시아가 지난달 미국 콜로라도주 덴버 '슈퍼컴퓨팅(SC) 2023' 전시회에서 선보인 데모 영상에서도 고스란히 드러난다. 네트워크 기반 메시지 전달 인터페이스(MPI)는 슈퍼컴퓨터 플라즈마 시뮬레이션에서 호스트 프로세서 간 인접한 전자기력을 연산하는 데 상당한 시간이 걸린 반면, CXL 3.1은 이보다 1.8배 빠른 성능으로 연산하는 모습을 보였다.

정 대표는 "CXL 3.0, 3.1이 나오기 전, 풀링보다 더 나아간 데이터 공유 기능을 개발할 당시에는 이 기술을 응용할 수 있는 실제 사례가 있을지에 많은 의문이 있었다"며 "생성형 AI를 비롯한 대규모 데이터 연산의 필요성이 커지면서 예상보다 빠른 시일 내 개발을 끝마친 것"이라고 말했다.

업계에서는 이미 파네시아가 개발한 CXL IP에 대한 관심도가 높아진 상태다. 국내 통신사 등 데이터센터를 비롯해 메타와 HP같은 글로벌 기업과도 연결돼 있다. 해외 데이터센터, 팹리스 기업, 대형 메모리 기업도 이 기술의 상용화 여부에 시선을 집중하고 있다.

파네시아는 CXL 3.1 IP 검증을 마친 후 본격적인 IP 공급 판로 개척에 나선다. 이를 위해 다른 첨단 파운드리와 협력을 확대하는 한편, 파네시아가 속한 CXL 컨소시엄 등을 통해 다양한 마케팅 활동을 전개할 계획이다.

정명수 대표는 "CXL은 다수의 기업들이 관심은 있으나, 구체적인 솔루션을 가진 업체가 적어 생태계가 구축되지 않은 신시장"이라며 "회사가 확보한 종단간 IP를 통해 CXL의 판도를 넓히고 생태계까지 구축하는 선도 기업이 되겠다"고 말했다.

<저작권자 Copyright ⓒ 디지털투데이 (DigitalToday) 무단전재 및 재배포 금지>